

# VI XỬ LÝ

Khoa: Điện – Điện Tử

VI XỬ LÝ

GV: Nguyễn Ngọc Tuấn

[www.mientayvn.com](http://www.mientayvn.com)

Dịch tiếng anh chuyên ngành khoa học tự nhiên và kỹ thuật.

Dịch các bài giảng trong chương trình học liệu mở của học viện MIT, Yale.

Tìm và dịch tài liệu phục vụ cho sinh viên làm seminar, luận văn.

Tại sao mọi thứ đều miễn phí và chuyên nghiệp ???

Trao đổi trực tuyến tại:

[http://www.mientayvn.com/chat\\_box\\_li.html](http://www.mientayvn.com/chat_box_li.html)



# THÔNG TIN CHUNG MÔN HỌC

- Thời gian: 60 tiết
  - Lý Thuyết: 45 tiết
  - Bài tập-thực hành: 15 tiết
- Điểm thi
  - Giữa kỳ: hết chương 3-Hệ số 1
  - Bài tập lớn/Thực hành: Hệ số 2
  - Thảo luận/bài tập: Hệ số 1
  - Cuối kỳ: Thi kết thúc/Vấn đáp-Hệ số 3



# CHƯƠNG 1: GIỚI THIỆU VI XỬ LÝ

- Thảo luận, báo cáo (5%)
  - Phân nhóm
  - Đề tài thảo luận
  - Báo cáo cuối buổi
- Bài tập tại lớp (5%)
- Bài tập lớn (10%)





# NỘI DUNG

- Yêu cầu:
  - Hiểu về môn học và vai trò
  - Nắm các yêu cầu để học tốt
- Cách học tốt môn này
  - Nắm vững lý thuyết
  - Học thuộc tập lệnh 8051
  - Đọc tham khảo các chương trình ví dụ
  - Viết chương trình nhiều với các ứng dụng thực tiễn, dùng phần mềm mô phỏng



# NỘI DUNG


---

- Giáo trình chính:
  - <http://www.box.net/shared/ljtd2lzn65>
- Sách tham khảo:
  - “The 8051 – Microcontroller” – I.Scott Mackenzie
  - “Họ vi điều khiển 8051” – Tống Văn On



# MỤC LỤC

- CHƯƠNG 1: Giới thiệu vi xử lý
- CHƯƠNG 2: Phần cứng họ MCS-51
- CHƯƠNG 3: Lập trình hợp ngữ họ MCS-51
- CHƯƠNG 4: Các chức năng của họ vi điều khiển MCS-51
- CHƯƠNG 5: Giao tiếp





# CHƯƠNG 1: GIỚI THIỆU VI XỬ LÝ

- I – Tổng quan hệ thống vi xử lý
- II – Các loại bus
- III – Vi xử lý
- IV – Bộ nhớ
- V – Nhập xuất ( I/O )
- VI – Vi xử lý – Vi điều khiển  
(Tập lệnh 8051)



# CHƯƠNG 1: GIỚI THIỆU VI XỬ LÝ

- I – Tổng quan hệ thống vi xử lý
- II – Các loại bus
- III – Vi xử lý
- IV – Bộ nhớ
- V – Nhập xuất ( I/O )
- VI – Vi xử lý – Vi điều khiển  
(Tập lệnh 8051)



# CHƯƠNG 1: GIỚI THIỆU VI XỬ LÝ

## 1.1- Tổng quan hệ thống Vi Xử Lý (VXL)

- 1. Quá trình phát triển của máy vi tính
- 2. Ứng dụng của vi xử lý
- 3. Sơ đồ khối của hệ vi xử lý



# 1.1 - Tổng quan hệ thống VXL

- 1. Quá trình phát triển của máy vi tính
  - 1971 - Intel giới thiệu 8080, là bộ vi xử lý đầu tiên, SDK-85
  - Các hãng khác: Motorola, RCA, MOS Technology, Zilog... giới thiệu 6800, 1801, 6502, Z80, D2, KIM-1, ...
  - 1976 – Intel giới thiệu 8748, vi điều khiển thuộc họ MCS-48 → chuẩn công nghiệp
  - 1980 – Intel công bố chip 8051 ( Simen: SAB80515



# 1.1 - Tổng quan hệ thống VXL

- 2. Ứng dụng của vi xử lý
  - Thay thế các thành phần cơ điện trong các sản phẩm
    - Máy giặt, bộ đèn điều khiển giao thông
  - Xe ô tô, thiết bị công nghiệp, các sản phẩm tiêu dùng
  - Các thiết bị ngoại vi của máy vi tính



# 1.1 - Tổng quan hệ thống VXL

- 3. Sơ đồ khối của hệ vi xử lý




9/9/2011

*Nguyễn Ngọc Tuấn*



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



Hình 1.1

**μP (Microprocessor):** Vi xử lý

**CPU** (Central Processing Unit): Đơn vị xử lý trung tâm

**Address bus:** Bus địa chỉ

**Data bus:** Bus dữ liệu

**Control bus:** Bus điều khiển

**RAM** (Random Access Memory): Bộ nhớ truy xuất ngẫu nhiên

**ROM** (Read-Only Memory): Bộ nhớ chỉ đọc


**I/O Interface:** Khối giao tiếp nhập/xuất

**Peripheral Devices:** Thiết bị ngoại vi



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



### CPU


Nguyên tắc làm việc:  
thực hiện các lệnh liên  
tục và tuần tự  
Mỗi lệnh được biểu  
diễn bằng mã máy (  
binary = opcode)  
Kết nối với hệ thống  
bên ngoài thông qua hệ  
thống bus

Hình 1.1



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



### Bộ nhớ


Được phân chia theo chức năng: bộ nhớ chương trình: chứa mã lệnh ( mã máy ) và bộ nhớ dữ liệu: chứa dữ liệu để xử lý khi CPU thực hiện lệnh

Hình 1.1



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



### Ngoại vi


Thực chất là những cổng vào/ra để CPU giao tiếp với các thiết bị bên ngoài

Hình 1.1



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



Hình 1.1

### Giải mã địa chỉ


Bộ nhớ, ngoại vi kết nối chung bus, để tiết kiệm dây dẫn. Để tránh hiện tượng xung đột logic thì bộ nhớ và I/O hoạt động ở 3 trạng thái (1,0,hi-Z)

Khi bộ nhớ hay I/O được kết nối vào bus data thì phần còn lại ở trạng thái hi-Z



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



Hình 1.1

Nguyễn Ngọc Tuấn

### Hệ thống bus

Bus địa chỉ: chứa định vị địa chỉ ( được CPU xuất ra)


Bus data: tại 1 thời điểm, CPU chỉ giao tiếp được với 1 đơn vị bộ nhớ hoặc I/O (2 chiều)

Bus điều khiển: gồm các tín hiệu đồng bộ hoạt động



# 1.1 - Tổng quan hệ thống VXL

## 3. Sơ đồ khối của hệ vi xử lý



Hình 1.1

### Ba khối chính

1. Bộ nhớ
  2. CPU:
    - Đọc/ghi vào bộ nhớ
    - Đọc từ đầu vào
    - Ghi ra đầu ra
    - Thực hiện lệnh nội bộ : số học và logic
  3. Phối ghép ( giao tiếp ) vào ra I/O
- Không có đường trực tiếp từ 1 sang 3.



## 1.1 - Tổng quan hệ thống VXL

---

- 1.1 Hãy nêu các thành phần cơ bản trong một hệ vi xử lý? Chức năng của từng phần



## 1.2 - Các loại bus

---

- 1. Bus địa chỉ
  - Đệm bus địa chỉ
- 2. Bus dữ liệu
  - Đệm bus dữ liệu
- Bus điều khiển



## 1.2 - Các loại bus


---

- 1. Bus địa chỉ
  - Đệm bus địa chỉ
- 2. Bus dữ liệu
  - Đệm bus dữ liệu
- Bus điều khiển



# 1.2 - Các loại bus

## 1. Bus địa chỉ



Nội dung: thông tin địa chỉ cần truy xuất (ngăn nhớ hoặc thiết bị)

Số lượng địa chỉ  $\mu\text{P}$  quản lý phụ thuộc số đường dây (16,20,24,32)


Bus một chiều đi từ  $\mu\text{P}$   
 $N$  đường dây  $\rightarrow 2^N$  địa chỉ  
8051  $\rightarrow N = 16$

Hình 1.1



# 1.2 - Các loại bus

## 1. (Đệm bus địa chỉ)



Kết nối vật lý dẫn đến quá dòng:  
 Không hoạt động  
 Hoạt động không ổn định

→ Dùng bộ đệm địa chỉ



## 1.2 - Các loại bus


---

- 1. Bus địa chỉ
  - 1.9 Có bao nhiêu vị trí bộ nhớ có thể được định địa chỉ bởi một  $\mu P$  có 20 đường địa chỉ?



# 1.2 - Các loại bus

## 2. Bus dữ liệu



Nội dung: thông tin dữ liệu đến/từ  $\mu P$

Số lượng đường dây quyết định số bit dữ liệu mà  $\mu P$  có khả năng quản lý cùng một lúc (8,16,32, 64 ... bit)


Bus hai chiều

Hình 1.1



# 1.2 - Các loại bus

## ■ 2. Bus dữ liệu




**Tại 1 thời điểm, dữ liệu chỉ truyền theo 1 hướng**



# 1.2 - Các loại bus

- 2. Bus dữ liệu




**Bus địa chỉ hoạt động độc lập với bus dữ liệu**



# 1.2 - Các loại bus

## ■ 2. Bus dữ liệu



Kỹ thuật đệm 2 chiều sử dụng thêm một tín hiệu điều khiển, tín hiệu này sẽ quy định chiều dữ liệu sẽ được đệm.



## 1.2 - Các loại bus

- 2. Bus dữ liệu
  - 1.10 Nếu một chip bộ nhớ có kích thước là  $1024 \times 4$  bit thì phải cần bao nhiêu chip như vậy để tạo ra  $2k(2048)$  byte bộ nhớ?
  - 1.11 Nếu một chip bộ nhớ có kích thước là  $256 \times 1$  bit thì phải cần bao nhiêu chip như vậy để tạo ra 1KB bộ nhớ?




## 1.2 - Các loại bus

- 3. Bus điều khiển
  - Gồm các đường tín hiệu khác nhau (  $\overline{WR}$  ,  $\overline{RD}$  )
  - Hướng truyền tùy vào loại tín hiệu
  - 06 loại truyền thông tiêu biểu mà bus điều khiển phải xác định bằng tín hiệu điện
    - Đọc/ghi từ/vào bộ nhớ
    - Đọc/ghi từ/vào I/O
    - Nhận biết yêu cầu ngắt (interrupt acknowledge)
    - Nhận biết yêu cầu treo (phục vụ DMA, hold acknowledge)



# 1.2 - Các loại bus





## 1.2 - Các loại bus




9/9/2011

*Nguyễn Ngọc Tuấn*



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Execution Unit: Khối thực thi
- Control Unit: Khối điều khiển
- Registers: Các thanh ghi
- ALU (Arithmetic & Logic Unit): Khối logic - số học
- Sequencer: Bộ điều khiển tuần tự
- Instruction Register: Thanh ghi lệnh
- Instruction Decoder: Bộ giải mã lệnh
- Program Counter: Bộ đếm chương trình
- Internal bus: Bus nội
- Bus interface: Giao tiếp bus
- Data bus driver: Bộ điều khiển bus dữ liệu
- Control bus driver: Bộ điều khiển bus điều khiển
- Address bus driver: Bộ điều khiển bus địa chỉ



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

**Sequencer:** Bộ điều khiển tuần tự: nhận lệnh từ bộ nhớ, sau đó giải mã lệnh và truyền lệnh đã giải mã đến khối thực thi

Instruction Register: Thanh ghi lệnh  
Instruction Decoder: Bộ giải mã lệnh  
Program Counter: Bộ đếm chương trình



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Thanh ghi PC ( bộ đếm chương trình):
  - Nội dung là địa chỉ ô nhớ chứa mã lệnh cần truy xuất (lệnh kế tiếp lệnh đang thực thi)



# 1.3 - Chip Vi xử lý $\mu P$

PC Address2



Address1 – **MOV 20H,B**

Address2 – MOV R0,#20h


Address3 – XCHD A, @R0

Address 4 – MOV B,20H

- Thanh ghi PC ( bộ đếm chương trình):
  - Nội dung là địa chỉ ô nhớ chứa mã lệnh cần truy xuất (lệnh kế tiếp lệnh đang thực thi)
  - Gặp lệnh chuyển điều khiển ( nhảy, gọi chương trình con...) thì nội dung PC bị thay đổi
  - Còn có tên là con trỏ lệnh IP ( Instruction Pointer)




## 1.3 - Chip Vi xử lý $\mu P$



- Việc tìm nạp lệnh từ bộ nhớ là một trong các thao tác cơ bản nhất mà  $\mu P$  thực hiện, gồm các bước như sau:
  - - Nội dung của PC được đặt lên bus địa chỉ.
  - - Tín hiệu điều khiển READ được xác lập (chuyển sang trạng thái tích cực).
  - - Mã lệnh được đọc từ bộ nhớ và đưa lên bus dữ liệu.
  - - Mã lệnh được chốt vào thanh ghi lệnh IR bên trong.
  - - PC được tăng lên để chuẩn bị tìm nạp lệnh kế từ bộ nhớ.




# 1.3 - Chip Vi xử lý $\mu P$



- Một chu kỳ lệnh có thể chia thành 2 bước:
  - Chu kỳ nhận lệnh: CPU sẽ xuất nội dung thanh ghi PC ra bus địa chỉ, đồng thời xuất tín hiệu đọc lệnh trên bus dữ liệu  $\rightarrow$  giải mã địa chỉ nhận lệnh (địa chỉ, tín hiệu điều khiển) và cho phép xuất ô nhớ có địa chỉ tương ứng, đặt dữ liệu (là mã lệnh) lên bus data. CPU đọc data này và cất trong IR. Đồng thời, nội dung PC tăng, trở vào địa chỉ mã lệnh kế tiếp. Thuật ngữ PC hiện hành là PC đã trở vào mã lệnh kế tiếp




## 1.3 - Chip Vi xử lý $\mu P$



- Một chu kỳ lệnh có thể chia thành 2 bước:
  - Chu kỳ thực thi lệnh: giải mã lệnh nhận lệnh từ IR, giải mã lệnh và phát tín hiệu điều khiển đến các khối liên quan để thực hiện lệnh. Tùy lệnh mà việc thực thi chỉ thực hiện bên trong CPU hay cần giao tiếp ra bên ngoài.




## 1.3 - Chip Vi xử lý $\mu P$



- Một chu kỳ lệnh có thể chia thành 2 bước:
  - Hiện nay, người ta dùng kỹ thuật đường ống có nghĩa là 2 chu kỳ trên hoạt động cùng 1 thời điểm để tiết kiệm chu kỳ bus.



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Bộ giải mã lệnh:
  - Nhận lệnh từ IR
  - Thông dịch (diễn dịch) các lệnh được nhận vào  $\mu P$
  - Tác động đến những phần khác (ALU, các thanh ghi đa dụng...) để lệnh đó được thực hiện
  - Từ điển lưu nghĩa của mỗi lệnh
  - ID càng lớn thì PC càng hiểu nhiều lệnh



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Thanh ghi lệnh:
  - Lưu trữ mã nhị phân của lệnh đang được thực thi



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- **Khởi thực thi:**
  - Thực thi và ghi kết quả câu lệnh
  - Các toán hạng nằm ở thanh ghi hoặc ở bus nội



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- ALU:
  - Vi mạch điện tử
  - Thực hiện các phép toán số học (+, -, \*, /) và logic (and, or, not, xor)



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Thanh ghi đa dụng:
  - Chức năng chính: lưu trữ tạm thời dữ liệu
  - Nội dung: dữ liệu cần xử lý hoặc địa chỉ chứa giá trị cần xử lý nhận từ bộ nhớ hoặc I/O
  - Thanh ghi và độ rộng thanh ghi càng lớn  $\rightarrow$  càng tốt. (không thực hiện nhiều phép truyền thông tin giữa  $\mu P$  và bộ nhớ do truy xuất trực tiếp từ thanh ghi)



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Thanh ghi đa dụng:
  - Mỗi thanh ghi có địa chỉ truy xuất đến (byte/bit tùy vị trí)
  - Nối với nhau hoặc đến các phần tử khác thuộc  $\mu P$  bằng bus nội
  - Độ rộng: 8 bit, 16bit, 32bit, 64bit.



# 1.3 - Chip Vi xử lý $\mu P$




Hình 1.6

- Khối điều khiển:
  - Tạo tín hiệu điều khiển cho các hoạt động bên trong + bên ngoài của  $\mu P$ .



# 1.3 - Chip Vi xử lý $\mu P$



Hình 1.6

- Giao tiếp bus:
  - Gồm 3 bộ điều khiển để giao tiếp với bus bên ngoài tương ứng



## 1.4- Bộ nhớ (memory)

- Nhắc lại các đơn vị bit, nibble, byte, word
  - Bit: 0,1
  - Nibble: 4 bit
  - Byte: 8 bit
  - Word
    - 2 byte
    - Dài: 4 byte ( theo thể hệ vi xử lý 16bit, 32bit )



## 1.4- Bộ nhớ (memory)

---

- 1. Phân loại
- 2. Cấu trúc bên trong tiêu biểu của bộ nhớ
- 3. Truy xuất bộ nhớ
- 4. Giải mã địa chỉ cho bộ nhớ



## 1.4- Bộ nhớ (memory)

- 1. Phân loại
  - Bộ nhớ thường được chia làm hai loại: bộ nhớ cơ bản (hay bộ nhớ chính – main memory) và bộ nhớ lưu trữ (storage memory).
  - - Bộ nhớ chính: ROM và RAM.
  - - Bộ nhớ lưu trữ: băng từ, đĩa mềm, đĩa cứng...
    - Thông thường bộ nhớ lưu trữ được xem như là thiết bị I/O



## 1.4- Bộ nhớ (memory)

- ***a. Bộ nhớ chỉ đọc – ROM (Read-Only Memory)***
  - Là bộ nhớ chỉ đọc, không thể sửa đổi thông tin trong các hoạt động thông thường.
  - Thông tin ghi trong ROM sẽ không bị mất đi khi mất nguồn cung cấp.
  - ROM được ghi bằng thiết bị chuyên dụng.
  - ROM thường được dùng để chứa các chương trình và dữ liệu cố định (*chương trình khởi động, dữ liệu tra bảng ...*)



## 1.4- Bộ nhớ (memory)

- ***b. Bộ nhớ truy xuất ngẫu nhiên – RAM (Random Access Memory)***
  - Cho phép đọc/ghi thông tin bất kỳ lúc nào trong quá trình làm việc mà không cần thiết bị đặc biệt.
  - Thông tin trong RAM sẽ bị mất khi mất nguồn cung cấp.



## 1.4- Bộ nhớ (memory)

- Có hai loại RAM chính:
  - *RAM động – DRAM* (Dynamic RAM): có cấu tạo từ các transistor MOSFET và tụ điện (*1 phần tử nhớ*), lưu trữ thông tin bằng điện tích trong tụ nên thông tin có thể mất đi (rò rỉ hết) nếu không có biện pháp duy trì thích hợp. Do đó cần có quá trình *làm tươi* (refresh) định kì để phục hồi nội dung của các ô nhớ trước khi nó mất đi (rò rỉ hết). DRAM có thể tích hợp với dung lượng lớn.
  - *RAM tĩnh – SRAM* (Static RAM): cấu tạo từ những Flipflop (FF) (*1 phần tử nhớ*), mỗi FF lưu trữ một bit thông tin nên SRAM không cần quá trình làm tươi để duy trì nội dung. Tuy nhiên, nó khó tích hợp với dung lượng lớn




## 1.4- Bộ nhớ (memory)

- **2. Cấu trúc bên trong tiêu biểu của bộ nhớ**
  - Bộ nhớ gồm các *phần tử nhớ* hay *ô nhớ* (memory cell) được tổ chức dưới dạng ma trận. Mỗi ô nhớ chứa một bit thông tin.
  - Mảng nhớ được phân chia thành một chuỗi các *ngăn nhớ* hay *từ nhớ* (word).
  - Mỗi ngăn nhớ đều có một địa chỉ duy nhất.
  - Một ngăn nhớ có thể có 4-bit, 8-bit, 16-bit ...
  - Ký hiệu: ***số ngăn nhớ x độ rộng mỗi ngăn nhớ***
- Ví dụ: bộ nhớ 1024 x 8 bao gồm 210 ngăn nhớ, mỗi ngăn nhớ có 8-bit.



# 1.4- Bộ nhớ (memory)

- Cấu trúc bên trong tiêu biểu của bộ nhớ:




Memory array: Mảng ô nhớ  
 Row address decoder: Bộ giải mã địa chỉ hàng  
 Column address decoder: Bộ giải mã địa chỉ cột  
 Memory cell: Ô nhớ  
 Three state driver: Bộ điều khiển ngõ ra 3 trạng thái  
 Data Output: Dữ liệu ra  
 Data Input: Dữ liệu vào  
 Address: Địa chỉ  
 Write: Ghi

Hình 1.8  
*Nguyễn Ngọc Tuấn*



# 1.4- Bộ nhớ (memory)



Hình 1.8

Các tín hiệu tiêu biểu trên một chip nhớ:

+ (Chip Select): tín hiệu chọn chip (cho phép chip).

+ (Output Enable): tín hiệu cho phép xuất dữ liệu (*nhận xung kích từ  $\mu P$* ).

+ (Write Enable): tín hiệu cho phép ghi dữ liệu (*nhận xung kích từ  $\mu P$* ).

+ Address: các tín hiệu địa chỉ (*từ bus địa chỉ*) để chọn ngăn nhớ cần thao tác.



# Ch1: II Các loại bus

---

- Các đặc trưng của tập lệnh
  - Tùy ứng dụng → có tập lệnh khác nhau