




HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy


Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

TỔNG QUAN HỆ VI XỬ LÝ

Giảng viên: TS. Phạm Hoàng Duyệt

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung

- ❖ Giới thiệu về hệ vi xử lý.
- ❖ Lịch sử phát triển và phân loại các bộ vi xử lý
- ❖ Các thành phần của hệ vi xử lý

Giới thiệu

❖ Máy tính

- Lưu trữ, xử lý và liên lạc các thông tin dưới dạng số
- Đơn vị đo thông tin: bit, byte, word, MB,GB

❖ Các bộ phận căn bản

- Bộ xử lý trung tâm CPU
- Bộ nhớ
- Vào ra

Giới thiệu

- Phần cứng
 - CPU
 - Thanh ghi (register)
 - Buýt
 - RAM,ROM
 - Vào/Ra (Input/Output)

Giới thiệu

- Phần mềm
 - Chương trình
 - Ngôn ngữ máy
 - Trình dịch
 - Ngôn ngữ lập trình

Phân loại máy tính

- ❖ Máy tính lớn
(Mainframe)
 - Xử lý khối lượng lớn dữ liệu: thống kê, giao dịch tài chính
- ❖ Máy tính con
(Minicomputer)
 - Phục vụ nhu cầu tính toán vừa



Phân loại máy tính

- ❖ Máy vi tính (Microcomputer): phục vụ nhu cầu tính toán cá nhân



Phân loại máy tính

- CISC: Máy tính với tập lệnh phức tạp
 - Tập lệnh lớn, nhiều lệnh phức tạp (chu kỳ, định dạng lệnh)
 - Đơn giản hoá trình dịch
 - Chương trình nhỏ và nhanh hơn
 - Song song hoá phức tạp

Phân loại máy tính

- RISC: Máy tính với tập lệnh rút gọn
 - Một lệnh cho 1 chu kỳ
 - Định dạng lệnh đơn giản (Độ dài lệnh cố định)
 - Chế độ địa chỉ đơn giản
 - Chú trọng các thao tác với thanh ghi
 - Song song hoá thuận tiện

Đánh giá hiệu năng

❖ Vi xử lý

- MIPS (millions of instructions per second)
 - (Số lệnh/1 xung nhịp) * xung_nhịp
- FLOPS (FLoating-point Operations Per Second)


❖ Hệ thống

- Bài thử nghiệm (Benchmark)
- Thao tác vào/ra
- Tốc độ giao dịch
- ...

Vi xử lý Intel

• 1970


- Intel 4004 : 4 bit, 2300 transistor, tốc độ 108KHz
- Intel 8008: 8 bit, 3500 transistor 3500, tốc độ 200KHz
- Intel 8080: 6000 transistor, tốc độ 2MHz
- Intel 8086-8088 29,000 transistor, tốc độ 5MHz, 8MHz, 10MHz



Vi xử lý Intel

❖ 1980

- 1982: Intel 286 16 bit
 - 134,000 transistor, tốc độ 6MHz, 8MHz, 10MHz, 12.5MHz
- 1985: Intel386™, 32 bit
 - 275,000 transistors, tốc độ: 16MHz, 20MHz, 25MHz, 33MHz
- 1989: Intel486™ DX CPU, 32 bit đầy đủ
 - 1.2 tr transistors, tốc độ 25MHz, 33MHz, 50MHz
 - Tính hợp bộ xử lý toán học



Vi xử lý Intel

• 1990

- 1993: Intel® Pentium® Processor
 - 3.1 tr. Transistor, 60MHz, 66MHz
 - 64 bit, hỗ trợ
 - Hỗ trợ xử lý hình ảnh, âm thanh
- 1997: Pentium II Processor
 - 7.5 tr. Transistor, 200MHz, 233MHz, 266MHz, 300MHz
 - Tăng cường xử lý hình ảnh, âm thanh, video.
- 1999: Pentium III Processor
 - 9.5 tr. transistors, 650MHz đến 1.2GHz,
 - Tích hợp SIMD hỗ trợ xử lý hình ảnh, âm thanh, 3D nâng cao



Vi xử lý Intel

● 2000

— 2000: Pentium 4 Processor

— 42 tr. Transistors, 1.30, 1.40,
1.50, 1.70, 1.80 GHz

— Hỗ trợ xử lý hình ảnh, âm
thanh, đồ hoạ 3D thời gian thực


— 2002: Intel Pentium 4 Processor
with Hyper-Threading

— 2005: Intel Pentium D hai
nhân

— 2006:

— Intel Core 2 Duo

— Intel Core 2 Quad: 4 nhân




Pentium D 2 nhân

Kiến trúc căn bản

Địa chỉ


Dữ liệu

Điều khiển



Bộ xử lý trung tâm CPU


- ❖ Thực hiện các lệnh và các thao tác số học, lô-gíc với dữ liệu
- ❖ Xung nhịp (Clock)
- ❖ Quá trình thực hiện lệnh tiêu biểu



Phân luồng (pipeline)

- ❖ Việc thực hiện lệnh được chia nhỏ thành các giai đoạn
- ❖ Các giai đoạn được thực hiện kế nhau
 - Phân luồng lệnh
 - Phân luồng tính toán

Phân luồng lệnh



Bộ xử lý trung tâm CPU

❖ Các thanh ghi cơ bản

- Thanh ghi lệnh
- Đếm chương trình chứa địa chỉ của câu lệnh kế
- Thanh ghi địa chỉ: chứa địa chỉ dữ liệu
- Các thanh ghi đa năng: chứa dữ liệu hoặc kết quả xử lý

Bộ xử lý trung tâm CPU

- ❖ Đơn vị điều khiển
 - Đọc và giải mã các lệnh từ bộ nhớ chương trình
 - Sinh ra các tín hiệu điều khiển các bộ phận khác trong hệ VXL.
- ❖ Đơn vị xử lý số học và lôgíc
 - Thực hiện các thao tác xử lý dữ liệu

Hệ thống buýt


- ❖ Truyền thông tin giữa CPU và các bộ phận khác
 - Ghi: dữ liệu truyền từ CPU tới bộ nhớ/thiết bị vào ra
 - Đọc: dữ liệu truyền từ bộ nhớ/thiết bị vào ra tới CPU
- ❖ Các loại buýt
 - Bus địa chỉ truyền thông tin từ CPU tới bộ nhớ/thiết bị vào ra
 - Bus dữ liệu truyền dữ liệu theo 2 chiều
 - Bus điều khiển chứa các tín hiệu đồng bộ hoạt động của các bộ phận trong hệ VXL


Hệ thống buýt

- ❖ Buýt địa chỉ truyền thông tin từ CPU tới bộ nhớ/thiết bị vào ra
 - Độ rộng buýt xác định kích cỡ bộ nhớ tối đa cho chương trình
- ❖ Buýt dữ liệu truyền dữ liệu theo 2 chiều
 - Độ rộng buýt xác định khối lượng dữ liệu tối đa cho 1 thao tác đọc/ghi
- ❖ Buýt điều khiển chứa các tín hiệu đồng bộ hoạt động của các bộ phận trong hệ VXL
 - Tín hiệu đồng hồ
 - Đọc/Ghi
 - Ngắt

Hệ thống buýt

- ❖ **Industry Standard Architecture:** 8-16 bits, 4-8MHz, 16MB/s
- ❖ **Extended Industry Standard Architecture :** 32 bit, 8MHz, 32MB/s
- ❖ **Accelerated Graphics Port:** 32 bit, 66Mhz, 264MB/s(x1)
- ❖ **Peripheral Component Interconnect :** 32 bit, 33MHz, 132MB/s
- ❖ **PCI-Express:** x1, 1.25GHz, 250MB/s (PCIe 1.x)





Bộ nhớ

- ❖ Lưu trữ các lệnh và dữ liệu
- ❖ RAM bộ nhớ truy cập ngẫu nhiên
 - RAM tĩnh
 - RAM động
- ❖ ROM bộ nhớ chỉ đọc
 - PROM: Programmable ROM
 - EFROM: Erasable PROM



Vào/Ra

- Truyền dữ liệu giữa CPU và các thiết bị ngoại vi thông qua cổng vào/ra



Modem cạc



Video cạc





HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

BIỂU DIỄN DỮ LIỆU VÀ CÁC THAO TÁC SỐ HỌC

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội Dung

- ❖ Các hệ đếm và chuyển đổi
- ❖ Các thao tác số học và lô gíc

Các hệ đếm

- Hệ thập phân:
 - Định trị: 0,1,2,3...9
 - Cơ số : 10
 - $90 = 9 \cdot 10^1 + 0 \cdot 10^0$
- Hệ nhị phân:
 - Định trị: 0,1
 - Cơ số: 2
 - $10 = 1 \cdot 2^1 + 0 \cdot 2^0$
- Hệ thập lục phân:
 - Định trị: 0,1,2..9,A,B,...F
 - Cơ số: 16
 - $F0 = 15 \cdot 16^1 + 0 \cdot 16^0$

Chuyển đổi hệ 10 \rightarrow hệ 2

- ▶ Số nguyên:
 - ▶ Chia 2 đến khi thương số = 0,
 - ▶ Đảo ngược số dư thu đc số hệ 2
 - ▶ $67 \rightarrow ?$

33	16	8	4	2	1	0
1	1	0	0	0	0	1

- ▶ 1000011

Chuyển đổi hệ 10 \rightarrow hệ 2

❖ Phân số:

- Nhân 2 đến khi kết quả = 0 hoặc đạt độ chính xác cần thiết
- Phần nguyên của kết quả chứa bit chuyển đổi

❖ 0.575 \rightarrow ?

0.150	0.3	0.6	0.2	0.4
1	0	0	1	0	

❖ 10010

Các phép toán số học

❖ Cộng

$$3 + 5 = ???$$

$$3 \rightarrow 0 \ 1 \ 1$$

$$5 \rightarrow 1 \ 0 \ 1$$

$$1 \mid 0 \ 0 \ 0$$

Các phép toán số học

- **Trừ = Cộng với số bù 2**

- **Số bù 2:**

- $x+y=0 \leftrightarrow x,y$ là 2 số bù
 - -3: $011 \rightarrow 100 + 1 \rightarrow 101$

$$5 \rightarrow 0 \quad 1 \quad 0 \quad 1$$

$$-3 \rightarrow 1 \quad 1 \quad 0 \quad 1$$

$$1 \quad 0 \quad 0 \quad 1 \quad 0$$

Các phép toán số học

- Nhân = Cộng & dịch trái

$$5 = 101$$

$$6 = 110$$

101 × 110						
	0			0	0	0
<<	1		1	0	1	
+			1	0	1	0
<<	1	1	0	1		
+		1	1	1	1	0

Các phép toán số học

► Chia= Dịch & Trừ

► $X/Y = T*Y + D$

1. $A = X - Y$

► $A > 0: T_i = 1$

► $A < 0: T_i = 0 \text{ \& } A = A + Y$

2. Dịch trái A 1 bit

3. Lặp bước 1 : $A > Y \text{ \& } A \neq 0$

		1010 ÷ 100						
-Y		1	1	0	0		T	
A		0	1	0	1	0		
-Y	-	1	1	0	0			
A	=	0	0	0	1			1
	<	0	0	1	0			
	<							
-Y	-	1	1	0	0			
A	=	1	1	1	0		1	0
Y	+	0	1	0	0			
	=	0	0	1	0		1	0

Biểu diễn số thực

$$X = (\text{Dấu})(\text{Phần định trị}) * (\text{Cơ số})^{\text{Số mũ}}$$

Dấu

Số mũ

Phần định trị

- ❖ Cộng/Trừ = Qui đồng số mũ + cộng/trừ định trị
 - $X_1 Y^m \pm X_2 Y^n = (X_1' \pm X_2') Y^{\max(m,n)}$
- ❖ Nhân/Chia = Cộng/Trừ số mũ + Nhân/Chia phần định trị
 - $X_1 Y^m \times /_{\div} X_2 Y^n = X_1 \times /_{\div} X_2 Y^{m \pm n}$

Các phép toán logic

OR

A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

AND

A	B	X
0	0	0
0	1	0
1	0	0
1	1	1

XOR

A	B	X
0	0	0
0	1	1
1	0	1
1	1	0



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

LẬP TRÌNH HỢP NGỮ VỚI 8088

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung

- ❖ Giới thiệu hợp ngữ
- ❖ Các câu lệnh căn bản 8088
- ❖ Các cấu trúc điều khiển

Câu hỏi

- ❖ Xây dựng lưu đồ
- ❖ Các câu lệnh xử lý dữ liệu
- ❖ Các cấu trúc điều khiển

Hợp ngữ

❖ Cú pháp câu lệnh

Tên	Mã lệnh	Toán hạng		Chú giải
Cộng:	ADD	AH	30H	AH=AH+30H

• Định nghĩa biến và hằng số

Tên	Độ dài	Giá trị	Chú giải
X	DB	1FH	Khởi tạo 1 byte
Y	DW	FFFFH	Khởi tạo 1 word
str	DB	'string'	Chuỗi
M	DB	DUP(?)	Mảng
Hang	EQU	1	Hằng số

Định nghĩa các đoạn



- ❖ **.Stack kích_cỡ**
 - Định nghĩa đoạn ngăn xếp
 - ❖ **.Data**
 - Định nghĩa đoạn dữ liệu
 - ❖ **.Code**
 - Định nghĩa đoạn mã lệnh
1. **.Stack 100**
 2. **.Data**
 3.
 4. **.Code**
 5.

Lưu đồ thuật toán

❖ Bắt đầu/Kết thúc

• Điều kiện

• Thao tác



Các thao tác số học

❖ Dịch trái

- SHL Đích,CL
 - MOV CL,2
 - MOV AX,5
 - SHL AX,CL

❖ Dịch phải

- SHR Đích,CL

❖ Tăng

- INC DX; DX++

❖ Giảm

- DEC DX;DX--

• $A=A+B \rightarrow \text{ADD } A, B$

– VD. 3+5

– MOV AX,3

– ADD AX,5

• $A=A-B \rightarrow \text{SUB } A, B$

– $A=5-3$

– MOV BX,5

– SUB BX,3

Các thao tác số học

❖ $A=A*B \rightarrow$

- MOV AX/AL,A;
- MUL B

B = 1 byte: AX = tích

B = 2 byte: DXAX = tích

❖ $A=A/B \rightarrow$

- MOV [AX,DX],A
- DIV B

B = 1 byte: AL thương số, AH số dư

B = 2 byte: AX thương số, DX số dư

Các thao tác logic

- ❖ $A = A \wedge B \rightarrow \text{AND } A, B$
- ❖ $A = A \vee B \rightarrow \text{OR } A, B$
- ❖ $A = A \text{ xor } B \rightarrow \text{XOR } A, B$
- ❖ $A > B \text{ CMP } A, B$
 - $A = B; ZF = 1$
 - $A > B; ZF = 0, CF = 0$
 - $A < B; ZF = 0, CF = 1$

Rẽ nhánh

❖ Ví dụ

1. `CMP AX,10`; kiểm tra điều kiện
2. `JXX yyy`; rẽ nhánh

❖ `JMP XX`; Jump

❖ `JL XX`; Jump if less - $SF \neq OF$

❖ `JG XX`; Jump if greater - $SF = OF$


❖ `JE XX`; Jump if equal - $ZF = 1$

❖ `JA XX`; Jump if above - $(CF = 0)$ and $(ZF = 0)$

❖ `JB XX`; Jump if below - $CF = 1$


Cấu trúc IF THEN

1. CMP X,Y ; Điều kiện
2. Jmp Điều_kiện_2; Rẽ nhánh
3. ; Điều kiện 1
4. JMP Thoat
5. Điều_kiện_2:
6. ...
7. Thoat:



Cấu trúc IF ... THEN

- ❖ IF điều kiện THEN thao tác
- ❖ Gán BX giá trị tuyệt đối AX
 1. `CMP AX,0`
 2. `JNL GAN`
 3. `NEG AX`
 4. `GAN: MOV BX, AX`




Cấu trúc lặp FOR

❖ Sử dụng lệnh LOOP


❖ Số lần lặp CX

1. MOV CX,10
2. MOV AH,2
3. MOV DL,'\$'
4. Hien: INT 21H
5. LOOP Hien



Cấu trúc lặp REPEAT UNTIL

1. ...
2. Tiếp:...
3.
4. CMP X,Y; điều kiện
5. JMP điều_kiện=sai;



Emu8086

The screenshot displays the Emu8086 emulator interface with several windows open:

- original source code:**

```

10 #LOAD_SEGMENT=0500h#
11 #LOAD_OFFSET=0000h#
12
13 ; set entry point:
14 #CS=0500h# ; same as lo
15 #IP=0000h# ; same as lo
16
17 ; set segment registers
18 #DS=0500h# ; same as lo
19 #ES=0500h# ; same as lo
20
21 ; set stack
22 #SS=0500h# ; same as lo
23 #SP=FFFEh# ; set to top
24
25 ; set general registers (C
26 #AX=0000h#
27 #BX=0000h#
28 #CX=0000h#
29 #DX=0000h#
30 #SI=0000h#
31 #DI=0000h#
32 #BP=0000h#
33
34 ; add your code here
35
36 HLT ; halt!
37
38
39
40

```
- emu8086 - assembler and microprocessor emulator 4.08:**

```

#make_bin#
; BIN is plain binary format similar to .com format, but not limited
; All values between # are directives, these values are saved into a
; Before loading .bin file emulator re
; All directives are optional, if you
; set loading address, .bin file will
#LOAD_SEGMENT=0500h#
#LOAD_OFFSET=0000h#
; set entry point:
#CS=0500h# ; same as loading segment
#IP=0000h# ; same as loading offset
; set segment registers
#DS=0500h# ; same as loading segment
#ES=0500h# ; same as loading segment
; set stack
#SS=0500h# ; same as loading segment
#SP=FFFEh# ; set to top of loading segment
; set general registers (optional)
#AX=0000h#
#BX=0000h#
#CX=0000h#
#DX=0000h#
#SI=0000h#
#DI=0000h#
#BP=0000h#
; add your code here
HLT ; halt!

```
- emulator: noname.bin:**

registers	H	L	Value	Comment
AX	00	00	05000: F4 244 f	HLT
BX	00	00	05001: 90 144 e	NOP
CX	00	00	05002: 90 144 e	NOP
DX	00	00	05003: 90 144 e	NOP
CS	05	00	05004: 90 144 e	NOP
IP	00	00	05005: 90 144 e	NOP
SS	05	00	05006: 90 144 e	NOP
SP	FF	FE	05007: 90 144 e	NOP
BP	00	00	05008: 90 144 e	NOP
SI	00	00	05009: 90 144 e	NOP
DI	00	00	0500A: 90 144 e	NOP
DS	05	00	0500B: 90 144 e	NOP
ES	05	00	0500C: 90 144 e	NOP
			0500D: 90 144 e	NOP
			0500E: 90 144 e	NOP
			0500F: 90 144 e	NOP
			05010: 90 144 e	NOP
			05011: 90 144 e	NOP
			05012: 90 144 e	NOP
			05013: 90 144 e	NOP
			05014: 90 144 e	NOP
			05015: F4 244 f	...
- flags:**

CF	0
ZF	0
SF	0
OF	0
PF	0
AF	0
IF	1
DF	0
- emulator screen (80x25 chars):**

```

line: 17

```
- File Explorer:** Shows a directory listing including files like 20081019.tar.gz, y.diff.gz, y_all.deb, and a folder created on 8/13/2009 10:20 AM.

Bài tập

- ❖ Kỹ thuật VXL, Văn Thế Minh
 - Ví dụ 1-11 (tr126)



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

Ghép nối 8088 với bộ nhớ

Giảng viên: TS. Phạm Hoàng Duyệt

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung


- ❖ Các loại bộ nhớ bán dẫn
- ❖ Giải mã địa chỉ
- ❖ Bộ nhớ kiểm tra chẵn lẻ

Bộ nhớ bán dẫn

- ❖ Bộ nhớ ROM
- ❖ Bộ nhớ EPROM
- ❖ Bộ nhớ RAM
 - RAM tĩnh
 - RAM động



Sơ đồ chức năng của IC nhớ

- ❖ A_1-A_m : Địa chỉ
- ❖ D_0-D_7 : Dữ liệu
- ❖ \overline{WE} : Cho phép ghi
- ❖ \overline{OE} : Cho phép ra
- ❖ \overline{CS} : Kích hoạt



EPROM Intel 2176(2Kx8)

- ❖ A0-A10: Địa chỉ
- ❖ CS: chọn chip(0-đọc, 1-ghi)
- ❖ PD/PGM: Duy trì/Lập trình $V_{pp} = 25V$




SRAM

❖ Hitachi HM62864 - 64K×8

- Tốc độ 50-85ns

Pin Name	Function
A0 to A15	Address
I/O0 to I/O7	Input/output
$\overline{CS1}$	Chip select 1
CS2	Chip select 2
\overline{WE}	Write enable
\overline{OE}	Output enable
NC	No connection
V_{CC}	Power supply
V_{SS}	Ground




DRAM


❖ TMS 4464

- 64K×4

❖ 64K = {RA₀ – RA₇} + {CA₀ – CA₇}




Pin(s)	Function
A ₀ -A ₇	Address
DQ ₁ -DQ ₄	Data In/Data Out
RAS	Row Address Strobe
CAS	Column Address Strobe
G	Output Enable
W	Write Enable



Giải mã địa chỉ

- ❖ Ánh xạ các tín hiệu địa chỉ thành tín hiệu chọn (kính hoạt) chip nhớ
 - $A_{19}A_{18}..A_n \rightarrow CS_0, CS_1, \dots, CS_n$
- ❖ Giải mã đầy đủ
 - Sử dụng $A_{19}A_{18}..A_0$
- ❖ Giải mã rút gọn
 - Sử dụng $A_{19}A_{18}..A_n; n > 0$



Các phương pháp thực hiện giải mã

- ❖ Mạch logic cơ bản AND/OR
- ❖ Mạch giải mã tích hợp
- ❖ Bộ nhớ ROM

Mạch logic cơ bản AND/OR

❖ Chíp nhớ ROM 2K×8

- Địa chỉ cấp: FF800–FFFF

❖ Tín hiệu địa chỉ dùng kích hoạt chíp


- $A_{19} \dots A_{16} A_{15} A_{12} A_{11}$
- 1111 1111 1000 0000 0000 – 1111 1111 1111 1111 1111



NOT AND



❖ $CS = RD \text{ OR } \text{NOT}(A_{19} \dots A_{16} A_{15} A_{12} A_{11})$

Mạch logic cơ bản AND/OR




Mạch giải mã tích hợp

- ❖ 74-138 mạch giải mã 3→8
- ❖ 74-139 mạch giải mã 2→4



Bảng dữ liệu 74-138




Inputs						Output							
Enable			Select										
G2A	G2B	G1	C	B	A	0	1	2	3	4	5	6	7
1	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	0	X	X	X	1	1	1	1	1	1	1	1
0	0	1	0	0	0	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	1	0	1	1	1	1
0	0	1	1	0	0	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	1	1	0	1
0	0	1	1	1	1	1	1	1	1	1	1	1	0

Mạch giải mã dùng 74-138

- ❖ Bộ giải mã không gian nhớ $32K \times 8$
 - Địa chỉ F8000H-FFFFFFH
 - A_0-A_{11} : Tín hiệu địa chỉ của chip nhớ
 - $A_{12}-A_{19}$: Sinh ra tín hiệu kích hoạt chip nhớ

	$A_{19}-A_{16}$	A_{15}	A_{14}	A_{13}	A_{12}
F8	1111	1	0	0	0
F9	1111	1	0	0	1
FA	1111	1	0	1	0
FB	1111	1	0	1	1
FC	1111	1	1	0	0
FD	1111	1	1	0	1
FE	1111	1	1	1	0
FF	1111	1	1	1	1

Giải mã dùng 74-138



Giải mã dùng ROM


- Từ điều khiển kích hoạt chip nhớ được lưu vào ROM địa chỉ 00-F7

- $O_0 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot \sim A_2 \cdot \sim A_1 \cdot \sim A_0$
- $O_1 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot \sim A_2 \cdot \sim A_1 \cdot A_0$
- $O_2 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot \sim A_2 \cdot A_1 \cdot \sim A_0$
- $O_3 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot \sim A_2 \cdot A_1 \cdot A_0$
- $O_4 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot A_2 \cdot \sim A_1 \cdot \sim A_0$
- $O_5 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot A_2 \cdot \sim A_1 \cdot A_0$
- $O_6 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot A_2 \cdot A_1 \cdot \sim A_0$
- $O_7 = A_7 \cdot A_6 \cdot A_5 \cdot A_4 \cdot A_3 \cdot A_2 \cdot A_1 \cdot A_0$


- Các từ khác trong ROM được đặt về FF

G	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀	\bar{O}_0	\bar{O}_1	\bar{O}_2	\bar{O}_3	\bar{O}_4	\bar{O}_5	\bar{O}_6	\bar{O}_7
0	1	1	1	1	1	0	0	0	0	1	1	1	1	1	1	1
0	1	1	1	1	1	0	0	1	1	0	1	1	1	1	1	1
0	1	1	1	1	1	0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	0	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	0

Giải mã dùng ROM




Vi mạch kiểm tra chẵn lẻ 74-280



Số các tín hiệu mức cao A-I	Đầu ra	
	EVEN	ODD
0, 2, 4, 6, 8	H	L
1, 3, 5, 7, 9	L	H

- ▶ Tổng số bit 1 luôn chẵn (EVEN) hoặc lẻ (ODD)
 - ▶ 1010 0000 → Parity = 1 (lẻ)
 - ▶ 1010 0000 → Parity = 0 (chẵn)

Bộ nhớ kiểm tra lỗi chẵn lẻ



- ▶ Dữ liệu: 2 đoạn 32K×8
- ▶ Bít chẵn lẻ 64K×1
- ▶ 62256×2
- ▶ 6287



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

GHÉP NỐI 8088 VỚI THIẾT BỊ VÀO/RA

Giảng viên: TS. Phạm Hoàng Duy


E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung


- ❖ Phân loại
- ❖ Giải mã địa chỉ
- ❖ Phương pháp lập trình vào ra

Ghép nối thiết bị vào ra



Phân loại thiết bị vào/ra

- ❖ Thiết bị vào/ra có không gian địa chỉ tách biệt
- ▶ Thiết bị vào/ra dùng chung không gian địa chỉ với bộ nhớ



Phân loại thiết bị vào/ra

▶ Thao tác đọc/ghi dữ liệu

- ▶ **IN AX,[Địa chỉ cổng]**
- ▶ **OUT [Địa chỉ cổng], AX**
- ▶ **Địa chỉ cổng vào/ra**
 - ▶ 0000-FFFF: Lưu trong DX
 - ▶ 00-FF: địa chỉ trực tiếp


▶ Thao tác đọc/ghi dữ liệu

- ▶ **MOV [địa chỉ cổng],AX**
- ▶ **Đọc: MOV AX,[Địa chỉ cổng]**
- ▶ **Địa chỉ cổng vào/ra**
 - ▶ **00000-FFFFF**

Giải mã địa chỉ

❖ Tổ hợp các tín hiệu địa chỉ và điều khiển thành xung đọc/ghi


- Địa chỉ riêng
 - $IO + RD\sim + A_i\dots A_j = IN$
 - $IO + WR\sim + A_i\dots A_j = OUT$
- Địa chỉ chung với bộ nhớ
 - $M\sim + RD\sim + A_i\dots A_j = IN$
 - $M\sim + WR\sim + A_i\dots A_j = OUT$




Bài tập

- ❖ Xây dựng mạch giải mã cho thiết bị đọc có địa chỉ cổng:
8000H


Ví dụ 1



Ví dụ 2




Ví dụ 3



G	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	O_0	O_1	O_2	O_3	O_4	O_5	O_6	O_7
0	1	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1
0	1	0	0	0	0	0	0	1	1	0	1	1	1	1	1	1
0	1	0	0	0	0	0	1	0	1	1	0	1	1	1	1	1
0	1	0	0	0	0	0	1	1	1	1	1	0	1	1	1	1
0	1	0	0	0	0	1	0	0	1	1	1	1	0	1	1	1
0	1	0	0	0	0	1	0	1	1	1	1	1	1	0	1	1
0	1	0	0	0	0	1	1	0	1	1	1	1	1	1	0	1
0	1	0	0	0	0	1	1	1	1	1	1	1	1	1	1	0

Giao tiếp vào ra


- ❖ Đệm dữ liệu
- ❖ Thực hiện giao thức điều khiển thiết bị
- ❖ Chuyển đổi định dạng dữ liệu
- ❖ Phát hiện và sửa lỗi




Phương pháp lập trình vào ra

- ❖ Vào ra lập trình
 - CPU thăm dò trạng thái thiết bị vào/ra
 - Thực hiện các thao tác đọc/ghi số liệu
- ❖ Vào ra sử dụng ngắt
 - Thiết bị vào ra thông báo cho CPU về tình trạng hoạt động
 - CPU thực hiện thao tác đọc/ghi số liệu
- ❖ Vào ra trực tiếp bộ nhớ
 - Yêu cầu phần cứng đặc biệt
 - CPU không phải thực hiện thao tác số liệu

Ví dụ ghép nối bàn phím




Chương trình đọc bàn phím




Chương trình đọc bàn phím

- ❖ Biết cổng ghi A
- ❖ Biết cổng đọc B
- ❖ Trễ ~4000 NOP
- ❖ Chương trình =??

Ghép nối hiển thị số




Ghép nối hiển thị số




Ghép nối hiển thị số

- ❖ Cổng A: chọn số
- ❖ Cổng B: giá trị
- ❖ Chương trình!!!



Điều khiển đèn báo hiệu





HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

GHÉP NỐI 8088 VỚI BỘ ĐIỀU KHIỂN NGẮT

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung

- ❖ Khái niệm ngắt
- ❖ Xử lý ngắt
- ❖ PIC 8259A

Ngắt

- ❖ Tạm dừng thao tác hiện thời của CPU để chuyển sang thao tác khác
 - Trao đổi dữ liệu với thiết bị ngoại vi
 - Báo lỗi
 - Phục vụ yêu cầu khẩn

Phân loại ngắt


- ❖ Ngắt cứng: sinh ra do các tín hiệu INTR hay NMI
 - Ngắt che được: chịu tác động của cờ cho phép ngắt
 - Ngắt không che được
- ❖ Ngắt mềm: sinh ra do câu lệnh INT
- ❖ Ngắt tự động (ngoại lệ): sinh do thực hiện các lệnh của CPU như chia 0, đặt cờ ngắt, ..

Một số lệnh liên quan ngắt

- ❖ CLI: Xóa cờ ngắt
- ❖ STI: Đặt cờ ngắt
- ❖ INT XX: Gọi ngắt mềm số XX
- ❖ IRET: Câu lệnh trở về khi kết thúc chương trình xử lý ngắt
- ❖ HLT: Treo CPU cho đến khi có ngắt hoặc khởi động lại

Quá trình xử lý ngắt

1. Lưu thanh ghi cờ
2. Cấm ngắt
3. Lưu đoạn lệnh
4. Lưu con trỏ lệnh
5. Nạp đoạn lệnh và con trỏ lệnh mới
6. Thực hiện chương trình ngắt
7. Khôi phục lại các thanh ghi trước khi ngắt



Xử lý yêu cầu ngắt

- ❖ Các ngắt cứng dùng để quản lý các thiết bị ngoại vi, đặc biệt hiệu quả đối với các thao tác vào/ra
- ❖ Tín hiệu ngắt không che được NMI dùng trong tình trạng khẩn cấp như lỗi phần cứng
- ❖ Tín hiệu ngắt thông thường INTR dùng để điều khiển thiết bị, CPU có thể chậm trễ khi xử lý tín hiệu này

Xử lý ngắt

- ❖ Khi nhiều tín hiệu ngắt đồng thời xảy ra, tín hiệu ngắt nào có độ ưu tiên cao nhất sẽ được đưa tới CPU

Kiểu ngắt	Độ ưu tiên
Ngắt tự động	Cao nhất
Ngắt không che được NMI	
Ngắt che được INTR	
Ngắt chạy từng lệnh	Thấp nhất

Bảng véc tơ ngắt (PC BIOS)


Số thứ tự	Chức năng
0H	Lỗi phép chia
1H	Chạy từng bước
2H	NMI
3H	Dừng (break point)
8H	Ngắt đồng hồ (thời gian)
10H	Ngắt dùng điều khiển màn hình
13H	Ngắt đọc ghi đĩa
16H	Ngắt điều khiển bàn phím
21H	Ngắt của DOS

Bộ điều khiển ngắt PIC-8259A


\overline{CS}	1	28	Vcc
\overline{WR}	2	27	A0
\overline{RD}	3	26	\overline{INTA}
D7	4	25	IR7
D6	5	24	IR6
D5	6	23	IR5
D4	7	22	IR4
D3	8	21	IR3
D2	9	20	IR2
D1	10	19	IR1
D0	11	18	IR0
CAS0	12	17	INT
CAS1	13	16	$\overline{SP/EN}$
gnd	14	15	CAS2

D0-D7	Dữ liệu
RD,WR	Đọc, Ghi (mức thấp)
A0	Địa chỉ thanh ghi
CS	Chọn chip
CAS0-2	Ghép tầng với PIC khác
SP	Xác định PIC chủ (master SP=1) thợ (slave SP=0)
EN	Mở đệm dữ liệu
INT	Yêu cầu ngắt
INTA	Chấp nhận ngắt

Ghép nối




Ghép nối



Kiến trúc 8259A

8259 internal block diagram




Kiến trúc 8259

- ❖ **Data bus buffer**: đệm dữ liệu (3 trạng thái)
- ❖ **R/W logic**: đọc/ghi các thông tin điều khiển và trạng thái
- ❖ **IMR**: ghi nhớ mặt nạ ngắt với các yêu cầu ngắt
- ❖ **IRR**: Lưu trạng thái hiện thời của các yêu cầu ngắt
- ❖ **Priority resolver**: xác định thứ tự ưu tiên của các yêu cầu ngắt
- ❖ **ISR**: lưu giữ các yêu cầu ngắt được phục vụ
- ❖ **Cascade buffer/comparator**: giao tiếp giữa PIC chủ/thợ


Lập trình PIC-8259A

- ❖ PIC được lập trình thông qua nạp các giá trị thích hợp cho 7 thanh ghi (ô nhớ trong) của 8259A:
 - 4 từ khởi tạo ICW
 - 3 từ điều khiển hoạt động OCW
- ❖ ICW xác lập chế độ hoạt động PIC-8259A
- ❖ OCW điều khiển 8259A hoạt động ở các chế độ khác nhau

Xác lập chế độ làm việc




ICW1



ICW2

❖ Xác định số hiệu ngắt




A8-A15: 8085
T3-T7: Số hiệu véc tơ
ngắt 8088/8086
A8-A10: Số yêu cầu
ngắt


ICW2 với 8088/8086

	D7	D6	D5	D4	D3	D2	D1	D0
IR7	T7	T6	T5	T4	T3	1	1	1
IR6	T7	T6	T5	T4	T3	1	1	0
IR5	T7	T6	T5	T4	T3	1	0	1
IR4	T7	T6	T5	T4	T3	1	0	0
IR3	T7	T6	T5	T4	T3	0	1	1
IR2	T7	T6	T5	T4	T3	0	1	0
IR1	T7	T6	T5	T4	T3	0	0	1
IR0	T7	T6	T5	T4	T3	0	0	0

ICW3




1= IR nối với PIC thợ
0= IR không nối với PIC thợ



Mã hóa số hiệu PIC thợ

0	1	2	3	4	5	6	7
0	1	0	1	0	1	0	1
0	0	1	1	0	0	1	1
0	0	0	0	1	1	1	1

ICW4




Ví dụ

- ❖ 8259 kết nối với 8088, hoạt động ở chế độ độc lập, yêu cầu ngắt kích hoạt bằng mức, có đệm dữ liệu, sử dụng chế độ ưu tiên bình thường. Xác định từ khởi tạo cho 8259?

Từ điều khiển hoạt động OCW

OCW1: Thiết lập và đọc trạng thái yêu cầu ngắt



VD: Nếu chỉ dùng IR0 IR1: 11111100

OCW2

- ❖ Xác định cách PIC xử lý yêu cầu ngắt
 - Chế độ ưu tiên cố định:
 - $IR0 > \dots > IR7$
 - Đổi mức ưu tiên tự động:
 - Quay vòng
 - Ưu tiên đích danh
 - Gán mức độ ưu tiên cho từng yêu cầu ngắt

Quay vòng ưu tiên

Trước khi quay

Giả sử IR4 có mức ưu tiên cao

Trạng thái ngắt ^(ISR)

IS7	IS6	IS5	IS4	IS3	IS2	IS1	IS0
0	1	0	1	0	0	0	0

Mức ưu tiên

7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---

Thấp nhất

Cao nhất

Sau khi quay

Trạng thái ngắt

IS7	IS6	IS5	IS4	IS3	IS2	IS1	IS0
0	1	0	0	0	0	0	0

Mức ưu tiên


2	1	0	7	6	5	4	3
---	---	---	---	---	---	---	---

Cao nhất

Thấp nhất

OCW2

OCW2: Xác định việc xử lý các yêu cầu ngắt của PIC




0	0	1	EOI thường	} Kết thúc ngắt
0	1	1	EOI đích danh (dùng với Lx)*	
1	0	1	Đổi mức ưu tiên với EOI thường	} Đổi mức ưu tiên tự động
1	0	0	Lập chế độ đổi khi có EOI tự động	
0	0	0	Xóa chế độ đổi	
1	1	1	Đổi ưu tiên với EOI đích danh*	} Specific Rotation
1	1	0	Đặt ưu tiên cho EOI*	
0	1	0	Không làm gì	

(* L0-L2) (Trường hợp còn lại : L0-L2=0)

OCW3

- ❖ Chọn các thanh ghi để đọc
- ❖ Thăm dò trạng thái yêu cầu ngắt
- ❖ Thao tác với thanh ghi mặt nạ



Thăm dò & IRR&ISR

D7	D6	D5	D4	D3	D2	D1	D0
1: có ngắt	X	x	X	x	Số hiệu yêu cầu ngắt		

IR7	IR6	IR5	IR4	IR3	IR2	IR1	IR0
D7	D6	D5	D4	D3	D2	D1	D0

- ▶ 0 = Có yêu cầu ngắt
- ▶ 1 = Không có yêu cầu ngắt

IS7	IS6	IS5	IS4	IS3	IS2	IS1	IS0
D7	D6	D5	D4	D3	D2	D1	D0

- ❖ 0 = Yêu cầu ngắt IR_i không được phục vụ
- ❖ 1 = Yêu cầu ngắt IR_i đang được phục vụ

Ví dụ

- ❖ Cho phép ngắt tại các đầu vào IR012
- ❖ Đặt 8259 hoạt động ở chế độ ưu tiên quay vòng tự động
- ❖ Đặt yêu cầu ngắt IR 1 có độ ưu tiên cao nhất
- ❖ Đặt yêu cầu ngắt IR 2 có độ ưu tiên cao nhất
- ❖ Thực hiện kiểm tra yêu cầu ngắt bằng phần mềm (Đặt mặt nạ ngắt, Sử dụng lệnh Poll thăm dò, đọc thanh ghi yêu cầu ngắt)?

Trình tự sự kiện (8088)

- ❖ Các tín hiệu yêu cầu ngắt do thiết bị vào/ra gửi tới PIC làm cho các bit tương ứng trong IRR được bật lên
- ❖ PIC xem xét các yêu cầu ngắt và báo hiệu cho CPU khi cần (INTR)
- ❖ CPU xác nhận ngắt bằng cách đưa ra INTA
- ❖ Khi nhận được INTA, PIC xóa bit tương ứng trong IRR và bit ưu tiên cao nhất của ISR được bật
- ❖ CPU đưa ra INTA thứ 2, PIC đưa ra 1 byte dữ liệu về số hiệu ngắt
- ❖ Kết thúc chu kỳ ngắt. Nếu dùng AEOI thì bit ISR bị xóa vào cuối xung INTA thứ 2. Nếu không, bit ISR giữ nguyên cho đến khi có câu lệnh EOI



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

GHÉP NỐI 8088 VỚI BỘ ĐIỀU KHIỂN VÀO RA TRỰC TIẾP BỘ NHỚ

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009



NỘI DUNG

Ghép nối vào ra trực tiếp bộ nhớ



Nội dung

- ❖ Khái niệm DMA
- ❖ Bộ điều khiển DMA 8237


Truy nhập trực tiếp bộ nhớ - DMA

- ❖ Truy nhập trực tiếp bộ nhớ là quá trình các thiết bị vào/ra chiếm quyền điều khiển hệ thống buýt của CPU
- ❖ Truy nhập trực tiếp bộ nhớ thường dùng để truyền dữ liệu với tốc độ cao như ổ cứng, CDROM ...
- ❖ Ý tưởng cơ bản của DMA là truyền dữ liệu theo từng khối trực tiếp giữa bộ nhớ và thiết bị ngoại vi mà không đi qua CPU
- ❖ Tốc độ truyền dữ liệu lệ thuộc vào tốc độ truy nhập của bộ nhớ và thiết bị

Truy nhập trực tiếp bộ nhớ - DMA

- ❖ Bình thường CPU toàn quyền kiểm soát buýt hệ thống. Trong quá trình DMA, các thiết bị lấy quyền điều khiển
- ❖ Các tín hiệu HOLD và HLDA được sử dụng để nhận và xác nhận yêu cầu treo CPU

Truy nhập trực tiếp bộ nhớ - DMA



Bộ điều khiển DMA – Intel 8237

- ❖ Hỗ trợ 4 kênh DMA độc lập
- ❖ Tự động khởi tạo độc lập cho tất cả các kênh
- ❖ Điều khiển cho phép hoặc cấm từng yêu cầu DMA riêng lẻ
- ❖ Truyền từ bộ nhớ tới bộ nhớ
- ❖ Khởi tạo các khối bộ nhớ
- ❖ Tự động tăng/giảm địa chỉ
- ❖ Tốc độ truyền dữ liệu tới 1.6MB/s với 8237A ở 5MHz

Các tín hiệu 8237


ADSTB: Tín hiệu địa chỉ (byte cao) sẵn sàng

AEN: Cho phép địa chỉ

Tín hiệu điều khiển bộ nhớ

Tín hiệu điều khiển thiết bị

DB0-DB7 dùng để truyền dữ liệu hoặc lập trình 8237



Các tín hiệu kết nối DMA

DREQ₀-DREQ₃
Tín hiệu yêu cầu DMA

DACK₀-DACK₃
Tín hiệu xác nhận DMA


HRQ
EOP: Kết thúc dịch vụ DMA

A0-A3 dùng để

- 1) Truy nhập các thanh ghi bên trong
- 2) Chứa 4 bit địa chỉ thấp trong khi truyền dữ liệu

Sơ đồ khối 8237

Block Diagram



Sơ đồ khối 8237

❖ Timing Control

- Sinh ra các tín hiệu định thời bên trong và tín hiệu điều khiển bên ngoài cho 8237

❖ Program Command Control

- Giải mã các câu lệnh gửi tới 8237 trước khi phục vụ yêu cầu DMA
- Giải mã từ điều khiển chế độ xác định kiểu DMA trong khi phục vụ yêu cầu DMA


❖ Priority Encoder

- Giải quyết xung đột yêu cầu DMA đồng thời


Sơ đồ khối 8237

Tên thanh ghi	Kích cỡ (bít)	Số lượng	A3..A0
Địa chỉ cơ sở	16	4	
Đếm từ cơ sở	16	4	
Địa chỉ hiện thời	16	4	
Đếm từ hiện thời	16	4	
Địa chỉ tạm	16	1	
Đếm từ tạm	16	1	
Trạng thái	8	1	
Lệnh	8	1	
Tạm	8	1	
Chế độ	6	4	
Mặt nạ	4	1	
Yêu cầu	4	1	

Ghép nối với CPU



Biểu đồ thời gian



Hoạt động của 8237

- ❖ Bao gồm 2 chu kỳ: rỗi và hoạt động
- ❖ Chu kỳ rỗi
 - Kiểm tra các tín hiệu DREQ xem có thiết bị nào yêu cầu DMA
 - Kiểm tra CS nếu CPU có yêu cầu đọc/ghi các thanh ghi bên trong
- ❖ Chu kỳ hoạt động
 - Diễn ra khi có yêu cầu DREQ từ thiết bị
 - Gửi tín hiệu HRQ tới CPU
 - Hoạt động ở 1 trong 4 chế độ

Các chế độ hoạt động

- ❖ Chế độ truyền đơn
- ❖ Chế độ truyền theo khối
- ❖ Chế độ truyền theo yêu cầu
- ❖ Chế độ xếp tầng

Chế độ truyền đơn

- ❖ Thiết bị được lập trình để chỉ thực hiện 1 thao tác truyền. Từ đếm giảm dần, địa chỉ giảm dần (hoặc tăng) sau mỗi thao tác truyền. Khi từ đếm giảm từ 0 sang FFFFH, quá trình truyền kết thúc
- ❖ DREQ phải giữ ở mức tích cực cho đến khi DACK được xác nhận. Nếu DREQ giữ ở mức tích cực trong suốt quá trình truyền đơn thì HRQ sẽ chuyển sang mức thụ động và giải phóng buýt cho hệ thống. Quá trình tiếp tục cho đến nhận được tín hiệu HLDA mới và, thao tác truyền được tiếp tục

Chế độ truyền theo khối


- ❖ Bộ điều khiển DMA được kích hoạt bởi DREQ và liên tục truyền trong quá trình phục vụ yêu cầu cho đến khi kết thúc do bộ đếm từ chuyển từ 0 về FFFFH hoặc do tín hiệu EOP từ bên ngoài.
- ❖ DREQ chỉ cần giữ tích cực cho đến khi nhận được DACK.

Chế độ truyền theo yêu cầu

- ❖ Thực hiện việc truyền liên tục cho đến khi bộ đếm chuyển sang FFFFH hoặc nhận được EOP hoặc DREQ chuyển sang thụ động.

Chế độ xén tàn

- ❖ Dùng để mở rộng hệ thống



Các kiểu truyền dữ liệu

- ❖ Từ bộ nhớ tới bộ nhớ
- ❖ Tự động khởi tạo
- ❖ Ưu tiên

Từ bộ nhớ tới bộ nhớ

- ❖ Cho phép tiết kiệm thời gian truyền dữ liệu từ không gian nhớ này sang không gian nhớ khác
- ❖ Sử dụng 2 kênh của bộ điều khiển DMA
- ❖ Quá trình truyền được khởi xướng bằng cách đặt DREQ cho kênh 0. Sau khi nhận được HLDA, bộ điều khiển thực hiện việc truyền theo khối
 - Thanh ghi địa chỉ hiện thời trên kênh 0 gán vào địa chỉ bắt đầu của không gian nhớ cần đọc
 - Dữ liệu được đọc vào thanh ghi tạm
 - Kênh 1 truyền dữ liệu từ thanh ghi tạm vào bộ nhớ. Địa chỉ được xác định bằng thanh ghi địa chỉ hiện thời của kênh 1

Tự động khởi tạo

- ❖ Trong quá trình xác lập, các giá trị của thanh ghi địa chỉ hiện thời và đếm từ hiện thời được khôi phục từ giá trị của thanh ghi địa chỉ cơ sở và đếm từ cơ sở của kênh khi có tín hiệu EOP

Truyền ưu tiên

❖ Ưu tiên cố định


- Kênh 0 > ..> Kênh 3
- Khi có nhiều yêu cầu DMA, kênh nào có độ ưu tiên cao hơn được đáp ứng trước

❖ Ưu tiên quay vòng

- Kênh nào được phục vụ thì sẽ chuyển xuống độ ưu tiên thấp nhất


Cấu trúc các thanh ghi

Thanh ghi lệnh




Cấu trúc các thanh ghi

Thanh ghi chế độ




Cấu trúc các thanh ghi

Thanh ghi yêu cầu



Thanh ghi mặt nạ



Các câu lệnh phần mềm

Tín hiệu						Thao tác
A3	A2	A1	A0	\overline{IOR}	\overline{IOW}	
1	0	0	0	0	1	Đọc thanh ghi trạng thái
1	0	0	0	1	0	Ghi thanh ghi lệnh
1	0	0	1	0	1	Không dùng
1	0	0	1	1	0	Ghi thanh ghi yêu cầu
1	0	1	0	0	1	Không dùng
1	0	1	0	1	0	Ghi thanh ghi mặt nạ
1	0	1	1	0	1	Không dùng
1	0	1	1	1	0	Ghi thanh ghi chế độ
1	1	0	0	0	1	Không dùng
1	1	0	0	1	0	Xóa con trỏ mạch lật
1	1	0	1	0	1	Đọc thanh ghi tạm
1	1	0	1	1	0	Khởi động lại
1	1	1	0	0	1	Không dùng
1	1	1	0	1	0	Xóa thanh ghi mặt nạ
1	1	1	1	0	1	Không dùng
1	1	1	1	1	0	Ghi tắt các các bit mặt nạ

Mã lệnh thanh ghi đếm từ và địa chỉ

CHANNEL	REGISTER	OPERATION	SIGNALS							FIRST/LAST FLIP-FLOP STATE	DATA BUS DB0-DB7	
			\overline{CS}	\overline{IOR}	\overline{IOW}	A3	A2	A1	A0			
0	Base and Current Address	Write	0	1	0	0	0	0	0	0	0	A0-A7
			0	1	0	0	0	0	0	0	1	A8-A15
	Current Address	Read	0	0	1	0	0	0	0	0	A0-A7	
			0	0	1	0	0	0	0	1	A8-A15	
	Base and Current Word Count	Write	0	1	0	0	0	0	1	0	W0-W7	
			0	1	0	0	0	0	1	1	W8-W15	
Current Word Count	Read	0	0	1	0	0	0	1	0	W0-W7		
		0	0	1	0	0	0	1	1	W8-W15		
1	Base and Current Address	Write	0	1	0	0	0	1	0	0	A0-A7	
			0	1	0	0	0	1	0	1	A8-A15	
	Current Address	Read	0	0	1	0	0	1	0	0	A0-A7	
			0	0	1	0	0	1	0	1	A8-A15	
	Base and Current Word Count	Write	0	1	0	0	0	1	1	0	W0-W7	
			0	1	0	0	0	1	1	1	W8-W15	
Current Word Count	Read	0	0	1	0	0	1	1	0	W0-W7		
		0	0	1	0	0	1	1	1	W8-W15		
2	Base and Current Address	Write	0	1	0	0	1	0	0	0	A0-A7	
			0	1	0	0	1	0	0	1	A8-A15	
	Current Address	Read	0	0	1	0	1	0	0	0	A0-A7	
			0	0	1	0	1	0	0	1	A8-A15	
	Base and Current Word Count	Write	0	1	0	0	1	0	1	0	W0-W7	
			0	1	0	0	1	0	1	1	W8-W15	
Current Word Count	Read	0	0	1	0	1	0	1	0	W0-W7		
		0	0	1	0	1	0	1	1	W8-W15		
3	Base and Current Address	Write	0	1	0	0	1	1	0	0	A0-A7	
			0	1	0	0	1	1	0	1	A8-A15	
	Current Address	Read	0	0	1	0	1	1	0	0	A0-A7	
			0	0	1	0	1	1	0	1	A8-A15	
	Base and Current Word Count	Write	0	1	0	0	1	1	1	0	W0-W7	
			0	1	0	0	1	1	1	1	W8-W15	
Current Word Count	Read	0	0	1	0	1	1	1	0	W0-W7		
		0	0	1	0	1	1	1	1	W8-W15		

Lập trình 8237

- ❖ Xóa mạch lật
- ❖ Cắm kênh
- ❖ Đặt địa chỉ thấp (LSB), địa chỉ cao (MSB)
- ❖ Đặt từ đếm thấp, từ đếm cao
- ❖ Có thể đặt thêm chế độ hoạt động
- ❖ Kiểm tra trạng thái kết thúc

Ví dụ




FIGURE 12-12 Complete 8088 minimum mode DMA system (pp. 476-477)

Ví dụ lập trình

EXAMPLE 12-1

```

;A procedure that transfers a block of data using the
;8237A DMA controller in Figure 12-12. This is a
;memory-to-memory block transfer.
;
;Calling parameters:
; SI = source address
; DI = destination address
; CX = count
; ES = segment of source and destination
;
= 0010      LATCHB EQU 10H      ;latch B
= 007C      CLEAR_F EQU 7CH    ;F/L flip flop
= 0070      CH0_A EQU 70H     ;channel 0 address
= 0072      CH1_A EQU 72H     ;channel 1 address
= 0073      CH1_C EQU 73H     ;channel 1 count
= 007B      MODE EQU 7BH      ;mode
= 0078      CMMD EQU 78H      ;command
= 007F      MASKS EQU 7FH     ;masks
= 0079      REQ EQU 79H      ;request register
= 0078      STATUS EQU 78H    ;status register

0000      TRANS PROC FAR USES AX

0001 8C C0      MOV AX,ES      ;program latch B
0003 8A C4      MOV AL,AH
0005 C0 E8 04   SHR AL,4
0008 E6 10      OUT LATCHB,AL
000A E6 7C      OUT CLEAR_F,AL ;clear F/L flip-flop

000C 8C C0      MOV AX,ES      ;program source address
000E C1 E0 04   SHL AX,4
0011 03 C6      ADD AX,SI      ;form source offset
0013 E6 70      OUT CH0_A,AL
0015 8A C4      MOV AL,AH
0017 E6 70      OUT CH0_A,AL

0019 8C C0      MOV AX,ES      ;program destination address
001B C1 E0 04   SHL AX,4
001E 03 C7      ADD AX,DI      ;form destination offset
0020 E6 72      OUT CH1_A,AL
0022 8A C4      MOV AL,AH
0024 E6 72      OUT CH1_A,AL
0026 8B C1      MOV AX,CX      ;program count
0028 48         DEC AX        ;adjust count
0029 E6 73      OUT CH1_C,AL
002B 8A C4      MOV AL,AH
002D E6 73      OUT CH1_C,AL

002F B0 88      MOV AL,88H    ;program mode
0031 E6 7B      OUT MODE,AL

0033 B0 85      MOV AL,85H
0035 E6 7B      OUT MODE,AL

0037 B0 01      MOV AL,1      ;enable block transfer
0039 E6 78      OUT CMMD,AL

003B B0 0E      MOV AL,0EH    ;unmask channel 0
003D E6 7F      OUT MASKS,AL

003F B0 04      MOV AL,4      ;start DMA transfer
0041 E6 79      OUT REQ,AL

0043 E4 78      .REPEAT      ;wait until DMA complete
                IN AL,STATUS
                .UNTIL AL &1


                RET

TRANS ENDP

```



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

GHÉP NỐI TRUYỀN DỮ LIỆU SONG SONG

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung

- ❖ Giới thiệu
- ❖ 8255A- Giao tiếp song song

Truyền dữ liệu nối tiếp và song song

- ❖ Máy tính có thể kết nối với thiết bị theo kiểu song song hoặc nối tiếp
- ❖ Truyền dữ liệu song song cần tối thiểu 8 dây cho 8 bit dữ liệu trong 1 byte
 - Các dây khác dùng cho giao thức liên lạc như thăm dò trạng thái, xác nhận dữ liệu

Truyền dữ liệu nối tiếp và song song

- ❖ Truyền nối tiếp thường truyền dữ liệu trên 1 dây, từng bit một. Giao tiếp vào ra sẽ chuyển đổi byte dữ liệu thành chuỗi bit
- ❖ Kết nối nối tiếp thường dùng để truyền dữ liệu đi xa. Chuẩn nối tiếp phổ biến là RS232
- ❖ Cổng song song thường nhanh hơn nối tiếp
- ❖ Ví dụ: Cổng máy in, cổng nối tiếp (chuột)

IC điều khiển song song lập trình được


- ❖ 8255A là thiết bị giao tiếp ngoại vi lập trình được PPI dùng cho hệ thống máy tính Intel. Thiết bị có thể được lập trình mà không cần thiết bị logic ngoài để giao tiếp với thiết bị
- ❖ Đệm dữ liệu: Hỗ trợ bộ đệm 8 bit, 3 trạng thái
- ❖ Logic điều khiển và đọc/ghi:
 - Quản lý truyền dữ liệu trong/ngoài PPI

Tín hiệu 8255A

Tín hiệu	Chức năng
CS	Chọn chip (mức thấp)
RD	Đọc (mức thấp)
WR	Ghi (mức thấp)
A ₀ A ₁	Chọn cổng
PA ₇ -PA ₀	Cổng A
PB ₇ -PB ₀	Cổng B
PC ₇ -PC ₀	Cổng C
D ₇ -D ₀	Dữ liệu


PA3	1	40	PA4
PA2	2	39	PA5
PA1	3	38	PA6
PA0	4	37	PA7
\overline{RD}	5	36	\overline{WR}
\overline{CS}	6	35	RESET
gnd	7	34	D0
A1	8	33	D1
A0	9	32	D2
PC7	10	8255 31	D3
PC6	11	PPI 30	D4
PC5	12	29	D5
PC4	13	28	D6
PC0	14	27	D7
PC1	15	26	Vcc
PC2	16	25	PB7
PC3	17	24	PB6
PB0	18	23	PB5
PB1	19	22	PB4
PB2	20	21	PB3

Sơ đồ chức năng



Chế độ làm việc

- ❖ Ba chế độ làm việc chọn bằng phần mềm
 - Chế độ 0: Vào/ra cơ sở
 - Chế độ 1: Vào/ra thăm dò
 - Chế độ 2: Vào/ra hai chiều
- ❖ Chế độ làm việc được chọn riêng rẽ trên cổng A, B
- ❖ Cổng C có thể tách làm 2 cổng riêng



Chế độ cơ sở



- ❖ Cung cấp thao tác vào/ra đơn giản cho từng cổng
 - Không có tín hiệu kết nối
- ❖ Có thể dùng 2 cổng 8 bit và 2 cổng 4 bit
- ❖ Bất kỳ cổng nào có thể dùng làm cổng vào/ra
- ❖ Các tín hiệu vào ra được chốt

Chế độ vào/ra thăm dò


- ❖ Cung cấp tín hiệu kết nối qua cổng C
- ❖ 2 nhóm cổng A, B
- ❖ Mỗi nhóm bao gồm 8 bit dữ liệu và 4 bit điều khiển
- ❖ Các bit dữ liệu có thể vào/ra
- ❖ 4 bit điều khiển dùng để kiểm tra trạng thái dữ liệu

Đầu vào	Đầu ra
STB: Kiểm tra đầu vào (mức thấp)	OBF: Dữ liệu ra sẵn sàng (mức thấp)
IBF: Dữ liệu sẵn sàng (Mức cao)	ACK: Nhận xong dữ liệu (mức thấp)
INTR: Báo ngắt CPU (mức cao)	INTR: Báo ngắt CPU (Mức cao)


Cổng A, B kết hợp



Biểu đồ thời gian công ra




Biểu đồ thời gian cổng vào




Timing diagram

Chế độ vào ra 2 chiều

- ❖ Cung cấp vào/ra 2 chiều cho kênh dữ liệu 8 bit
- ❖ Các tín hiệu kết nối dùng như trong chế độ 1.
- ❖ Chỉ dùng nhóm A



Biểu đồ thời gian



Timing diagram


Lập trình PPI

- ❖ Từ khóa điều khiển chế độ
- ❖ Từ khóa điều khiển trạng thái (cổng C)


Từ khóa điều khiển chế độ

Từ điều khiển

A1	A0	Chức năng
0	0	Cổng A
0	1	Cổng B
1	0	Cổng C
1	1	Điều khiển




Từ khóa điều khiển trạng thái cổng C



Từ điều khiển trạng thái

Các bit cổng C



Một số ví dụ




Figure 22. Digital to Analog, Analog to Digital



HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG



BÀI GIẢNG MÔN

Kỹ Thuật Vi Xử Lý

Giảng viên:

TS. Phạm Hoàng Duy

Điện thoại/E-mail:

phamhduy@gmail.com

Bộ môn:

Khoa Học Máy Tính- Khoa CNTT1

Học kỳ/Năm biên soạn:2009



NỘI DUNG

Ghép nối dữ liệu nối tiếp

Giảng viên: TS. Phạm Hoàng Duy

E-mail: phamhduy@gmail.com

Năm biên soạn: 2009

Nội dung

- ❖ Giới thiệu
- ❖ 8251

Truyền dữ liệu nối tiếp


- ❖ Truyền nối tiếp thường truyền dữ liệu trên 1 dây, từng bit một. Giao tiếp vào ra sẽ chuyển đổi byte dữ liệu thành chuỗi bit
- ❖ Kết nối nối tiếp thường dùng để truyền dữ liệu đi xa. Chuẩn nối tiếp phổ biến là RS232

Truyền dữ liệu nối tiếp

- ❖ Truyền dữ liệu nối tiếp đồng bộ
- ❖ Truyền dữ liệu nối tiếp dị bộ

Truyền đồng bộ

- ❖ Dữ liệu được truyền thành các khối với khối bắt đầu và kết thúc. Các ký tự riêng lẻ trong khối không có các bit khởi đầu và kết thúc.
- ❖ Ví dụ khung truyền



syn = Ký tự đồng bộ (ASCII 16)

stx = Bắt đầu đoạn text (ASCII 02)


etx = Kết thúc đoạn text (ASCII 03)

bcc = Các ký tự kiểm tra lỗi






pad = Ký tự đệm (ASCII FFH)

Truyền dữ liệu dị bộ



- ❖ Không có các bit đồng bộ khối. Các ký tự được nhận biết thông qua các bit khởi đầu (start) và kết thúc (stop).
- ❖ Các bit khởi đầu, kết thúc được chèn vào đầu và cuối ký tự
- ❖ Ví dụ đoạn dữ liệu



Tín hiệu kết nối RS232




Truyền dữ liệu



Intel 8251


- ❖ Điều khiển truyền thông đồng bộ và dị bộ
- ❖ Đồng bộ hỗ trợ:
 - Định dạng 5-8 bit/ ký tự
 - Tự động chèn ký tự đồng bộ
 - Tốc độ 64K baud
- ❖ Dị bộ
 - Định dạng 5-8 bit/ ký tự
 - 1,2 bit stop
 - Tốc độ 19.2K baud

Intel 8251



- ❖ Các tín hiệu kết nối VXL
 - D0-D7
 - C/D~: Control/Data
 - RD~, WR~, CS~
- ❖ Tín hiệu đ/k modem
 - RS-232
- ❖ Tín hiệu đường truyền
 - TxD, RxD: Thu, phát
 - TxRDY, RxRDY: sẵn sàng
 - TxE: đệm rỗng
 - SynDET/BD: phát hiện đồng bộ/Gián đoạn

Ghép nối




Lập trình 8251


- ❖ Các thanh ghi chế độ
- ❖ Các thanh ghi trạng thái

C/D (A0)	RD	WR	Thanh ghi
0	0	1	Thanh ghi đếm thu (Đọc)
0	1	0	Thanh ghi đếm phát (Ghi)
1	0	1	Thanh ghi trạng thái (Đọc)
1	1	0	Thanh ghi điều khiển (Ghi)

Thanh ghi chế độ (Dị bộ)



Thanh ghi chế độ (Đồng bộ)




Thang ghi lệnh

EH	IR	RTS	ER	SBRK	RxE	DTR	TxE
----	----	-----	----	------	-----	-----	-----

Thanh ghi lệnh


- TxE:** Cho phép truyền(=1)
- DTR:** Đầu cuối dữ liệu sẵn sàng(=1)
- RxE:** Cho phép nhận (=1)
- SBPRK:** Gửi ký tự gián đoạn(1)
- ER:** Xóa cờ(=1)
- RTS:** Yêu cầu gửi (=1)
- IR:** Khởi động lại(=1)
- EH:** Tìm ký tự đồng bộ(=1)

Thanh ghi trạng thái



Lưu đồ đọc ghi đơn giản

❑ **Đọc**



❑ **Ghi**

